???global.info.a_carregar???
João Dias Lopes concluded the Master of Science in Electrical and Computer Engineering in 2017/11/21 by Universidade de Lisboa, at Instituto Superior Técnico and the Bachelor of Science in Electrical and Computer Engineering in 2016/07/01 by Universidade de Lisboa, at Instituto Superior Técnico. Has 1 journal paper, 1 book chapter and several conference papers. Participates as Research Fellow in Power Efficiency and Performance for Embedded and HPC Systems with Custom CGRAs (PEPCC) project. Works in the areas of Engineering and Technology - Electrotechnical Engineering, Electronics and Informatics - Computer Hardware and Architecture on Digital circuits design for embedded and low power systems and Microelectronics. In his curriculum Ciência Vitae the most frequent terms in the context of scientific, technological and artistic-cultural output are: Reconfigurable Computing; Coarse-Grained Reconfigurable Arrays; Embedded Systems; Power-efficient Computing; High-performance Computing.
Ler resumo completo ↓
Identificação

Identificação pessoal

Nome completo
João Dias Lopes

Identificadores de autor

Ciência ID
8E19-37E3-AF01

Domínios de atuação

  • Ciências da Engenharia e Tecnologias - Engenharia Eletrotécnica, Eletrónica e Informática - Hardware e Arquitetura de Computadores
  • Ciências da Engenharia e Tecnologias - Engenharia Eletrotécnica, Eletrónica e Informática - Engenharia Eletrotécnica e Eletrónica

Idiomas

Idioma Conversação Leitura Escrita Compreensão Peer-review
Português (Idioma materno)
Inglês Utilizador independente (B2) Utilizador proficiente (C1) Utilizador independente (B2) Utilizador independente (B2)
Formação
Grau Classificação
2014/09/08 - 2017/11/21
Concluído
 Electrical and Computer Engineering (Mestrado)
Especialização em Hardware and software design for embedded systems
Universidade de Lisboa Instituto Superior Técnico, Portugal
"VERSAT, a Compile-Friendly Reconfigurable Processor - Architecture" (TESE/DISSERTAÇÃO)
 15
2009/09/14 - 2016/07/01
Concluído
 Electrical and Computer Engineering (Licenciatura)
Universidade de Lisboa Instituto Superior Técnico, Portugal
 12
Percurso profissional

Ciência

Categoria Profissional
Instituição de acolhimento 		Empregador
2014/07/04 - 2018/03/16 Estagiário de Investigação (Investigação) Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Projetos

Projeto

Designação Financiadores
2020/01/15 - Atual Power Efficiency and Performance for Embedded and HPC Systems with Custom CGRAs
PTDC/EEI-HAC/30848/2017
Bolseiro de Investigação
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
 Fundação para a Ciência e a Tecnologia
Em curso
Produções

Publicações

Artigo em conferência
  1. Santiago, Rui; D. Lopes, João; T. de Sousa, José. "Compiler for the Versat reconfigurable architecture". Trabalho apresentado em XIII Jornadas sobre Sistemas Reconfiguráveis, Aveiro, 2017.
    Publicado • 10.5281/ZENODO.3685537
  2. D. Lopes, João; T. de Sousa, José. "Versat, a Minimal Coarse-Grain Reconfigurable Array". Trabalho apresentado em 12th International Meeting on High Performance Computing for Computational Science (VECPAR), Porto, 2016.
    Publicado
Artigo em revista
  1. João D. Lopes; Mário P. Véstias; Rui Policarpo Duarte ; Horácio C. Neto; José T. de Sousa . "Coarse-Grained Reconfigurable Computing with the Versat Architecture". Electronics 10 6 (2021): 669-669. https://doi.org/10.3390/electronics10060669.
    10.3390/electronics10060669
Capítulo de livro
  1. Lopes, João D.; de Sousa, José T.. "Versat, a Minimal Coarse-Grain Reconfigurable Array". In High Performance Computing for Computational Science – VECPAR 2016, 174-187. Springer International Publishing, 2017.
    10.1007/978-3-319-61982-8_17
Poster em conferência
  1. Mário, Valter; D. Lopes, João; Véstias, Mário; T. de Sousa, José. "Implementing CNNs using a Linear Array of Full Mesh CGRAs". Trabalho apresentado em 16th International Symposium on Applied Reconfigurable Computing, 2020.
  2. Paulino, Nuno; Canas Ferreira, João; M. P. Cardoso, João; D. Lopes, João; Véstias, Mário; T. Sousa, José. "Power Efficiency and Performance for Embedded and HPC Systems with Custom CGRAs". Trabalho apresentado em Design, Automation and Test in Europe Conference, 2020.
  3. Lopes, Joao D.; de Sousa, Jose T.; Neto, Horacio; Vestias, Mario. "K-means clustering on CGRA". Trabalho apresentado em 27th International Conference on Field-Programmable Logic and Applications, 2017.
    10.23919/fpl.2017.8056854
Recurso online
  1. D. Lopes, João; T. de Sousa, José. Fast Fourier Transform on the Versat CGRA. 2017. https://zenodo.org/record/3685577.
    10.5281/ZENODO.3685577
  2. Santiago, Rui; D. Lopes, João; T. de Sousa, José. Versat, a Runtime Partially Reconfigurable Coarse-Grain Reconfigurable Array using a Programmable Controller. 2016. https://zenodo.org/record/3685610.
    10.5281/ZENODO.3685610