MÁRIO PEREIRA VÉSTIAS (4717-C2C7-3F2C)

Curriculum Vitae

MÁRIO PEREIRA VÉSTIAS

MÁRIO PEREIRA VESTIAS completed his Ph.D. in Electrical and Computer Engineering in 2002/07 at Instituto Superior Técnico, his master’s in electrical and computer engineering in 1996/12 at Instituto Superior Técnico, a degree in Electrical and Computer Engineering in 1993/06 at Instituto Superior Técnico and a second degree in Technological Physics Engineering in 1996/07 at Instituto Superior Técnico. He has been a Researcher at the Institute of Systems and Computer Engineering Research and Development in Lisbon since 1998 and a Coordinator Professor at the Polytechnic Institute of Lisbon, Instituto Superior de Engenharia de Lisboa. He has published 33 articles in specialized journals, 17 book chapters, and 87 papers in international conferences. He is supervising 2 doctoral thesis(s) and 10 master thesis. He is(was) involved in 27 research projects, 5 of them as principal investigator. He works in the area(s) of Engineering Sciences and Technologies, with a major focus on high-performance embedded computing architectures for deep learning, SAR, and hyperspectral processing, among others.

Ler resumo completo ↓

Identificação

Identificação pessoal

Nome completo: MÁRIO PEREIRA VÉSTIAS

Nomes de citação

VÉSTIAS, MÁRIO

Identificadores de autor

Ciência ID: 4717-C2C7-3F2C
ORCID iD: 0000-0001-8556-4507

Idiomas

Idioma	Conversação	Leitura	Escrita	Compreensão	Peer-review
Inglês	Utilizador proficiente (C1)	Utilizador proficiente (C1)	Utilizador proficiente (C1)	Utilizador proficiente (C1)

Formação

	Grau	Classificação
2002/07 Concluído	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Doutoramento) Universidade de Lisboa Instituto Superior Técnico, Portugal
1996/12 Concluído	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Mestrado) Universidade de Lisboa Instituto Superior Técnico, Portugal
1996/07 Concluído	Ciências de Engenharia - Engenharia Física Tecnológica (Licenciatura) Universidade de Lisboa Instituto Superior Técnico, Portugal
1988/09/15 - 1993/06/30 Concluído	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Licenciatura) Universidade de Lisboa Instituto Superior Técnico, Portugal

Percurso profissional

Docência no Ensino Superior

	Categoria Profissional Instituição de acolhimento	Empregador
2016 - 2019	Professor Coordenador (Docente Ensino Superior Politécnico)	Instituto Politécnico de Lisboa, Portugal

2013 - 2016	Professor Coordenador (Docente Ensino Superior Politécnico)	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal

2004/10/01 - 2007/07/01	Professor Adjunto (Docente Ensino Superior Politécnico)	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal

2002/09/01 - 2004/07/01	Assistente (Docente Universitário)	Universidade Autónoma de Lisboa, Portugal

2001/09/01 - 2002/09/01	Assistente (Docente Universitário)	Universidade de Lisboa Instituto Superior Técnico, Portugal

1994/09/01 - 1995/09/01	Assistente (Docente Universitário)	Universidade de Lisboa Instituto Superior Técnico, Portugal

Outros

	Categoria Profissional Instituição de acolhimento	Empregador
2007/01/01 - Atual	Coordinator Professor	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal

1997/01/01 - Atual	Reasearcher	Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal

2009/01/01 - 2018/10/01	Course Coordinator of the Master Degree in Electrical and Telecommunications Engineering	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal

2002/01/01 - 2004/06/01	Consultant in Networking Systems	Sol-S, Portugal

Projetos

Projeto

	Designação	Financiadores
2021/01/01 - 2025/12/31	Instituto de Engenharia de Sistemas e Computadores, Investigação e Desenvolvimento em Lisboa LA/P/0078/2020 10.54499/LA/P/0078/2020 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Em curso
2023/03/01 - 2024/08/31	Amorphous silicon optical Switch based on an Electrically Reconfigurable Metamaterial 2022.07694.PTDC 10.54499/2022.07694.PTDC Investigador Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Em curso
2022/09/06 - 2023/09/05	Embedded System for Direct Speech to Speech Translation IPL/IDI&CA/2022/eS2ST/ISEL Investigador responsável Instituto Politécnico de Lisboa, Portugal	Instituto Politécnico de Lisboa Concluído
2018/10/01 - 2022/09/30	Synthetic Aperture Radar Robust Reconfigurable Optimized Computing Architecture PTDC/EEI-HAC/31819/2017 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2021/09/07 - 2022/09/06	Embedded System for Object Detection in Hyperspectral Images IPL/IDI&CA/2021/smartSPACE/ISEL Investigador responsável Instituto Politécnico de Lisboa, Portugal	Concluído
2018/10/01 - 2021/12/31	Power Efficiency and Performance for Embedded and HPC Systems with Custom CGRAs PTDC/EEI-HAC/30848/2017 Instituto de Engenharia de Sistemas e Computadores Tecnologia e Ciência, Portugal Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2020/09/07 - 2021/09/06	Training of Convolutional Neural Networks on Embedded Systems IPL/IDI&CA/2020/TRAINEE/ISEL Investigador responsável Instituto Politécnico de Lisboa, Portugal	Instituto Politécnico de Lisboa Em curso
2019 - 2021	Arquitectura Computacional Robusta, Reconfigurável e Optimizada para Radar de Abertura Sintética ref. Investigador Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia
2019 - 2021	PEPCC - Power Efficiency and Performance for Embedded and HPC Systems with Custom CGRAs Ref. Investigador Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia
2019 - 2020	Optimization of Convolutional Neural Networks in FPGA using Incremental Inference IPL/IDI&CA/2019/InCNeuralN/ISEL Investigador responsável Instituto Politécnico de Lisboa, Portugal	Instituto Politécnico de Lisboa Em curso
2019/01/01 - 2019/12/31	Instituto de Engenharia de Sistemas e Computadores, Investigação e Desenvolvimento em Lisboa UID/CEC/50021/2019 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2018 - 2019	LiteCNN - Implementing Convolutional Neural Networks in FPGA for Embedded Systems IPL/IDI&CA/2018/LiteCNN/ISEL Investigador responsável Instituto Politécnico de Lisboa, Portugal	Instituto Politécnico de Lisboa Concluído
2012/02/01 - 2015/06/30	DReaMaCHine - Design of a Reconfigurable Many-Core Architecture for High Performance Computing PTDC/EEA-ELC/122098/2010 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2011 - 2013	REAGE Experimental Receiver Galileo for Space Usage REAGE-DME-PMD-PRE01-E Investigador Instituto Politécnico de Lisboa Grupo de Investigação em Electrónica de Sistemas e de Telecomunicações, Portugal
2011/01/01 - 2012/12/31	Strategic Project - LA 21 - 2011-2012 PEst-OE/EEI/LA0021/2011 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2011 - 2012	Fibers & Photons FIBRAS e FOTÕES Investigador Instituto Politécnico de Lisboa Área Departamental de Engenharia de Electrónica e Telecomunicações e de Computadores, Portugal	Fundação Calouste Gulbenkian
2007/10/01 - 2011/03/31	Reconfigurable Hardware using Magnetic Tunneling Junction Memories PTDC/EEA-ELC/72933/2006 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal INESC Microsistemas e Nanotecnologias, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2009 - 2011	Sideworks Projeto QREN Investigador Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Concluído
2009 - 2011	UWB Receiver: baseband processing using reconfigurable Hardware PTDC/EEAELC/67993/2006 Investigador Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia
2007/10/01 - 2011	Reconfigurable Hardware using Magnetic Tunneling Junction Memories PTDC/EEA-ELC/72933/2006 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia
2007/11/01 - 2010/02/28	Receptor de UWB: processamento de banda de base usando hardware reconfigurável PTDC/EEA-ELC/67993/2006 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2007 - 2009	COBAYA: CLOSING THE COMPILATION GAP BETWEEN ALGORITHMS AND COARSE-GRAINED RECONFIGURABLE ARRAY ARCHITECTURES PTDC/EEA-ELC/70272/2006 Investigador	Fundação para a Ciência e a Tecnologia Concluído
1997/04/01 - 2001/03/31	PROJECTO DE SISTEMAS EMBEBIDOS HARDWARE-SOFTWARE PRAXIS XXI/BD/11391/97	Fundação para a Ciência e a Tecnologia Concluído
1998 - 1999	Circuits of Polycristaline Silicon Deposited at Low Temperature for Electronics of High Areas - POLY-IC PRAXIS/3/3.1/MMA/1775/95 Bolseiro de Investigação Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia
1995 - 1997	Euro-Lasic; Rapid Prototyping of Digital, Analogic and Mixed Integrated Circuits PRAXIS/2/2.1/TIT/1643/95 Bolseiro de Investigação Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
1994/10/01 - 1996/06/30	Development of algorithms and Computational Tools to Design Electronic Systems PRAXIS XXI/BM/585/94	Fundação para a Ciência e a Tecnologia Concluído
1993 - 1995	QuickChips ESPRIT - QuickChips Bolseiro de Integração na Investigação Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal

Produções

Publicações

Artigo em conferência	Cruz, Helena; Flores, Paulo; VÉSTIAS, MÁRIO; Monteiro, José; Neto, Horácio; Duarte, Rui. Autor correspondente: Cruz, Helena. "Algorithm-Specific Optimizations for On-Board Real-Time Backprojection on FPGA". Trabalho apresentado em EUSAR, Munich, 2024. Aceite para publicação P. Lourenço; M. Véstias; A. Fantoni; M. Vieira. "Multimode interference reflectors and output tuning using neural networks". Trabalho apresentado em SPIE West, 2024. Publicado G. Galvão; A. Vieira; M. Vieira; M. Véstias; P. Vieira; P. Louro. "Traffic signals and cooperative trajectories at urban intersections: leveraging visible light communication for implementation". Trabalho apresentado em SPIE West, 2024. Publicado R. Fernandes; M. A. Vieira; M. Vieira; P. Vieira; P. Louro; M. Véstias. "Using visible light communication to implement intelligent traffic signals and cooperative trajectories at urban intersections". Trabalho apresentado em 9th International Conference on Sensors and Electronic Instrumentation Advances (SEIA' 2023), 2023. Publicado Gonçalo Galvão; Manuel Vieira; Manuela Vieira; Paula Louro; Mário Véstias; Pedro Vieira. "Visible Light Communication at Urban Intersections to Improve Traffic Signaling and Cooperative Trajectories". Trabalho apresentado em 2023 International Young Engineers Forum (YEF-ECE), 2023. Publicado Cruz, Helena; VÉSTIAS, MÁRIO; Monteiro, José; Horacio C. Neto; José Teixeira de Sousa; Rui Policarpo Duarte. "Optimization of a Synthetic-Aperture Radar Image Processing Algorithm for SoC-FPGAs". Trabalho apresentado em REC2022 XVIII Jornadas sobre Sistemas Reconfiguráveis, Leiria, 2022. Publicado Cruz, Helena; Horacio C. Neto; Monteiro, José; Rui Policarpo Duarte; VÉSTIAS, MÁRIO. "Reconfigurable Embedded Architectures for On-Board Synthetic-Aperture Radar Processing". Trabalho apresentado em REC2021 XVII Jornadas sobre Sistemas Reconfiguráveis, Porto, 2021. VÉSTIAS, MÁRIO; César Gouveia; Rui Policarpo Duarte; Cláudio de Campos Neto, Horácio. "FPGA-Based Traffic-Sign Classification using CNNs". Trabalho apresentado em Jornadas sobre Sistemas Reconfiguráveis, 2020. Publicado VÉSTIAS, MÁRIO; Rui Policarpo Duarte; José T. de Sousa; Cláudio de Campos Neto, Horácio. "Redes Neuronais Convolucionais em FPGA de Baixa Densidade". Trabalho apresentado em Jornadas sobre Sistemas Reconfiguráveis, 2020. Publicado Mário, Valter; Lopes, João D.; Véstias, Mário; De Sousa, Jose. "Implementing CNNs using a linear array of full mesh CGRAs". 2020. Fiolhais, Luis; Goncalves, Fernando; Duarte, Rui P.; Vestias, Mario; de Sousa, Jose T.. "Low Energy Heterogeneous Computing with Multiple RISC-V and CGRA Cores". Trabalho apresentado em 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019. Publicado • 10.1109/iscas.2019.8702538 VÉSTIAS, MÁRIO; Ana Gonçalves; Tiago Peres. "Exploring Data Bitwidth to Run Convolutional Neural Networks in Low Density FPGAs". 2019. Publicado Vestias, Mario P.; Policarpo Duarte, Rui; de Sousa, Jose T.; Neto, Horacio. "Hybrid Dot-Product Calculation for Convolutional Neural Networks in FPGA". 2019. Publicado • 10.1109/fpl.2019.00062 Peres, Tiago; Gonçalves, Ana; Véstias, Mário. "Faster convolutional neural networks in low density FPGAs using block pruning". 2019. https://doi.org/10.1007/978-3-030-17227-5_28 Nascimento, José M. P.; Vestias, Mario. "Hyperspectral compressive sensing: a comparison of embedded GPU and ARM implementations". 2019. Publicado • 10.1117/12.2532581 VÉSTIAS, MÁRIO; José Nascimento. "Low Power Compressive Sensing for Hyperspectral Imagery". Trabalho apresentado em Conference on Telecommunications, 2019. Publicado VÉSTIAS, MÁRIO; Ana Gonçalves; Tiago Peres. "Otimização de Redes Neuronais Convolucionais em FPGA com Redução do Tamanho dos Operandos". Trabalho apresentado em Jornadas sobre Sistemas Reconfiguráveis, 2019. Publicado VÉSTIAS, MÁRIO; Tiago Peres; Ana Gonçalves. "Otimização de Redes Neuronais Convolucionais em FPGA com Redução do Número de Pesos". Trabalho apresentado em Jornadas sobre Sistemas Reconfiguráveis, 2019. Publicado Gonçalves, Ana; Peres, Tiago; Véstias, Mário. "Exploring data size to run convolutional neural networks in low density FPGAs". 2019. https://doi.org/10.1007/978-3-030-17227-5_27 Nascimento, Jose; Véstias, Mário; Duarte, Rui. "Hyperspectral compressive sensing - a low power consumption approach". 2018. 10.1117/12.2326118 VÉSTIAS, MÁRIO; Rui P. Duarte. "Rapid Prototyping of Approximate Signal Processing Using Stochastic Processors on FPGAs". Trabalho apresentado em DASIP, 2018. Publicado Véstias, Mário; Duarte, Rui; De Sousa, Jose; Cláudio de Campos Neto, Horácio. "Parallel dot-products for deep learning on FPGA". 2017. 10.23919/FPL.2017.8056863 Lopes, Joao D.; de Sousa, Jose T.; Neto, Horacio; Vestias, Mario. "K-means clustering on CGRA". 2017. Publicado • 10.23919/fpl.2017.8056854 VÉSTIAS, MÁRIO; Rui P. Duarte; Horácio C. Neto. "On the Computation of Approximation Coefficients in ROM-based Redundancy for SEU Mitigation on FPGAs". Trabalho apresentado em Workshop on Reliable Field Programmable Logic, 2017. Duarte, Rui Policarpo; Neto, Horácio; Véstias, Mário. "XtokaxtikoX: a stochastic computing-based autonomous cyber-physical system". 2016. 10.1109/ICRC.2016.7738716 VÉSTIAS, MÁRIO. "Multiband Ultra-Wideband Receiver Implementation in a Low Cost FPGA". Trabalho apresentado em LASCAS, 2016. Pinhão, João; José, Wilson; Neto, Horácio; Véstias, Mário. "Sparse matrix multiplication on a reconfigurable many-core architecture". 2015. 10.1109/DSD.2015.89 Nascimento, José M. P.; Véstias, Mário; Martin, Gabriel. "FPGA-based architecture for hyperspectral unmixing". 2015. 10.1109/IGARSS.2015.7326130 José, Wilson; Neto, Horácio; Véstias, Mário. "A many-core co-processor for embedded parallel computing on FPGA". 2015. 10.1109/DSD.2015.23 Rodrigues, Tiago; Véstias, Mário. "Using dynamic reconfiguration to reduce the area of a JPEG decoder on FPGA". 2015. 10.1109/DSD.2015.31 VÉSTIAS, MÁRIO; Rui P. Duarte; Horácio C. Neto. "Designing Hardware/Software Systems for Embedded High-Performance Computing". Trabalho apresentado em FPGAs for Software Programmers, 2015. Publicado VÉSTIAS, MÁRIO; Rui P. Duarte; Horácio C. Neto. "Enhancing Stochastic Computations via Process Variation". Trabalho apresentado em Field Programmable Logic and Applications, 2015. Publicado VÉSTIAS, MÁRIO; João Rosário; José P. Nascimento. "FPGA-based Architecture for Hyperspectral Unmixing". Trabalho apresentado em IEEE Geoscience and Remote Sensing Society, 2015. Publicado • 10.1109/whispers.2016.8071765 Vestias, Mario; Neto, Horacio. "Trends of CPU, GPU and FPGA for high-performance computing". Trabalho apresentado em Field Programmable Logic and Applications, 2014. Publicado • 10.1109/fpl.2014.6927483 José, Wilson; Silva, Ana Rita; Neto, Horácio; Véstias, Mário. "Efficient Implementation Of A Single-Precision Floating-Point Arithmetic Unit on FPGA". Trabalho apresentado em Field Programmable Logic and Applications, 2014. 10.1109/FPL.2014.6927391 Véstias, Mário; Neto, Horácio. "A many-core overlay for high performance embedded computing on FPGAS". 2014. Rosário, João; Nascimento, José M. P.; Véstias, Mário. "FPGA-based architecture for hyperspectral endmember extraction". 2014. 10.1117/12.2067039 José, W.; Silva, A.R.; Véstias, M.; Neto, H.. "Design of a massively parallel computing architecture for dense matrix multiplication". Trabalho apresentado em 2013 IEEE 4th Latin American Symposium on Circuits and Systems, LASCAS 2013 - Conference Proceedings, 2013. Publicado • 10.1109/LASCAS.2013.6519064 Véstias, M.; Neto, H.; Sarmento, H.. "Design of a multiband full-rate ultra-wideband receiver in FPGA". Trabalho apresentado em 2013 IEEE 4th Latin American Symposium on Circuits and Systems, LASCAS 2013 - Conference Proceedings, 2013. Publicado • 10.1109/LASCAS.2013.6519066 VÉSTIAS, MÁRIO. "Very low resource table-based FPGA evaluation of elementary functions". Trabalho apresentado em International Conference on Reconfigurable Computing and FPGAs, 2013. Publicado VÉSTIAS, MÁRIO; José, Wilson M.; Ana rita silva; Neto, Horácio C.. "Analysis of Matrix Multiplication on High Density Virtex-7 FPGA". Trabalho apresentado em Field Programmable Logic and Applications, 2013. Publicado VÉSTIAS, MÁRIO; Vitor Silva; Jorge Fernandes; Neto, Horácio C.. "A Reconfigurable Computing Architecture using Magnetic Tunneling Junction Memories". Trabalho apresentado em Field Programmable Logic and Applications, 2013. Publicado Neto, Horacio C.; Vestias, Mario P.. "Very low resource table-based FPGA evaluation of elementary functions". 2013. 10.1109/RECONFIG.2013.6732336 Vestias, M.; Neto, H.; Sarmento, H.. "Design of high-speed viterbi decoders on virtex-6 FPGAs". Trabalho apresentado em Proceedings - 15th Euromicro Conference on Digital System Design, DSD 2012, 2012. Publicado • 10.1109/DSD.2012.42 Véstias, M.; Neto, H.. "Parallel decimal multipliers and squarers using Karatsuba-Ofman's algorithm". Trabalho apresentado em Proceedings - 15th Euromicro Conference on Digital System Design, DSD 2012, 2012. Publicado • 10.1109/DSD.2012.101 Silva, V.; Fernandes, J.R.; Vestias, M.P.; Neto, H.C.. "A High-Performance Reconfigurable Computing architecture using a magnetic configuration memory". Trabalho apresentado em 2012 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2012, 2012. 10.1109/ReConFig.2012.6416756 Véstias, M.; Sarmento, H.. "Design of an IEEE 802.15.3c baseband processor in FPGA". Trabalho apresentado em IEEE International Conference on Consumer Electronics - Berlin, ICCE-Berlin, 2012. Publicado • 10.1109/ICCE-Berlin.2012.6336503 Véstias, M.; Neto, H.; Sarmento, H.. "Sliding block Viterbi decoders in FPGA". Trabalho apresentado em Proceedings - 22nd International Conference on Field Programmable Logic and Applications, FPL 2012, 2012. Publicado • 10.1109/FPL.2012.6339215 Véstias, M.. "Design and test of a MIMO receiver based on the Alamouti scheme in FPGA". Trabalho apresentado em IEEE International Conference on Consumer Electronics - Berlin, ICCE-Berlin, 2012. Publicado • 10.1109/ICCE-Berlin.2012.6336452 Pinho, Pedro; Véstias, Mário. "A high-rate mimo receiver in an FPGA". Trabalho apresentado em IEEE International Symposium on Antennas and Propagation and USNC/URSI National Radio Science Meeting, 2012. Publicado Véstias, Mário; Sarmento, Helena. "FPGA implementation of IEEE 802.15.3C receiver". Trabalho apresentado em IEEE International Symposium on Consumer Electronics, 2012. Publicado VÉSTIAS, MÁRIO; José, Wilson M.; Cláudio de Campos Neto, Horácio. "Interconnection Networks for Tightly Coupled Processors in FPGA". Trabalho apresentado em Conference on Design of Circuits and Integrated Systems, 2012. Publicado VÉSTIAS, MÁRIO; Vitor Silva; Jorge Fernandes; Cláudio de Campos Neto, Horácio. "Magnetic-Memory based Dynamically Reconfigurable Array". Trabalho apresentado em Conference on Design of Circuits and Integrated Systems, 2012. Publicado VÉSTIAS, MÁRIO; Helena Sarmento. "Tradeoffs in the Design of Sliding Block Viterbi Decoders for MB-OFDM UWB Systems". Trabalho apresentado em International Conference in Consumer Electronics, 2012. Publicado VÉSTIAS, MÁRIO; Helena Sarmento; Cláudio de Campos Neto, Horácio. "Efficient Design of Sliding Block Viterbi Decoders in FPGA". Trabalho apresentado em International Conference on Field Programmable Logic Applications, 2012. Publicado VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. "Efficient Parallel Decimal Multipliers and Squarers using Karatsuba-Ofman's Algorithm". Trabalho apresentado em Digital Systems Design, 2012. Publicado Silva, Victor; Vestias, Mario P.; Neto, Horacio C.; Fernandes, Jorge R.. "Non-Volane Memory Circuits for FIMS and TAS Writing Techniques on Magnetic Tunnelling Junctions". 2012. Véstias, M.P.; Neto, H.C.. "Revisiting the Newton-Raphson iterative method for decimal division". Trabalho apresentado em Proceedings - 21st International Conference on Field Programmable Logic and Applications, FPL 2011, 2011. 10.1109/FPL.2011.33 Véstias, M.P.; Neto, H.C.. "Iterative decimal multiplication using binary arithmetic". Trabalho apresentado em Proceedings of the 2011 7th Southern Conference on Programmable Logic, SPL 2011, 2011. 10.1109/SPL.2011.5782658 Véstias, M.P.; Neto, H.C.. "A dynamic buffer resize technique for networks-on-chip on FPGA". Trabalho apresentado em Proceedings of the 2011 7th Southern Conference on Programmable Logic, SPL 2011, 2011. 10.1109/SPL.2011.5782653 VÉSTIAS, MÁRIO; Jorge Silva; Pedro Pinho. "Design of the Alamouti Scheme for a MIMO Receiver and its Implementation on an FPGA". Trabalho apresentado em 1st international Conference on Electronics, Telecommunications and Computers, 2011. Publicado VÉSTIAS, MÁRIO; Helena Sarmento. "Implementing High-Speed Viterbi Decoders for MB-OFDM on FPGA". Trabalho apresentado em Conference on Design of Circuits and Integrated Systems, 2010. Publicado VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. "Parallel Decimal Multipliers using Binary Multipliers". Trabalho apresentado em Southern Programmable Logic Conference, 2010. Publicado VÉSTIAS, MÁRIO; Hugo Santos; Helena Sarmento. "Implementing and testing the FPGA prototype of a DCM demodulator using the Matlab/Simulink". Trabalho apresentado em IEEE Latin American Symposium on Circuits and Systems, 2010. Publicado Vestias, Mario; Santos, Hugo; Sarmento, Helena. "A DCM Demapper for MB-OFDM on FPGA". 2010. Santos, Hugo; Vestias, Mario; Sarmento, Helena. "Implementing and testing the FPGA prototype of a DCM demodulator using the Matlab/Simulink environment". 2010. Duarte, R.; Neto, H.; Véstias, M.. "Double-precision Gauss-Jordan algorithm with partial pivoting on FPGAs". Trabalho apresentado em 12th Euromicro Conference on Digital System Design: Architectures, Methods and Tools, DSD 2009, 2009. Publicado • 10.1109/DSD.2009.199 Silva, V.; Oliveira, L.B.; Fernandes, J.R.; Véstias, M.P.; Neto, H.C.. "Run-time reconfigurable array using magnetic RAM". Trabalho apresentado em 12th Euromicro Conference on Digital System Design: Architectures, Methods and Tools, DSD 2009, 2009. Publicado • 10.1109/DSD.2009.198 VÉSTIAS, MÁRIO; Hugo Santos; Cláudio de Campos Neto, Horácio; Helena Sarmento. "Tradeoffs in the Design of a Viterbi Decoder for a MB-OFDM Receiver". Trabalho apresentado em Conference on Design of Circuits and Integrated Systems, 2009. Publicado Neto, H.C.; Vestias, M.P.. "Architectural tradeoffs in the design of barrel shifters for reconfigurable computing". Trabalho apresentado em Proceedings - 2008 4th Southern Conference on Programmable Logic, SPL, 2008. Publicado • 10.1109/SPL.2008.4547728 Neto, H.C.; Véstias, M.P.. "Decimal multiplier on FPGA using embedded binary multipliers". Trabalho apresentado em Proceedings - 2008 International Conference on Field Programmable Logic and Applications, FPL, 2008. Publicado • 10.1109/FPL.2008.4629931 Véstias, M.P.; Neto, H.C.. "Router design for application specific networks-on-chip on reconfigurable systems". Trabalho apresentado em Proceedings - 2007 International Conference on Field Programmable Logic and Applications, FPL, 2007. Publicado • 10.1109/FPL.2007.4380677 Véstias, M.P.; Neto, H.C.. "Co-synthesis of a configurable SoC platform based on a network on chip architecture". Trabalho apresentado em Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 2006. Publicado Véstias, M.P.; Neto, H.C.. "Area and performance optimization of a generic network-on-chip architecture". Trabalho apresentado em SBCCI 2006 - 19th Symposium on Integrated Circuits and Systems Design, 2006. Publicado Véstias, M.P.; Neto, H.C.. "A generic network-on-chip architecture for reconfigurable systems: Implementation and evaluation". Trabalho apresentado em Proceedings - 2006 International Conference on Field Programmable Logic and Applications, FPL, 2006. Publicado • 10.1109/FPL.2006.311303 Vestias, Mario P.; Neto, Horacio C.. "Co-Synthesis of a Configurable SoC Platform based on a Network on Chip Architecture". 2006. 10.1109/ASPDAC.2006.1594644 Véstias, Mário. "Metodologia de projecto de SoC configuráveis baseados em redes intra-chip". 2005. VÉSTIAS, MÁRIO. "A Reconfigurable SoC Platform based on a Network on Chip Architecture with QoS". Trabalho apresentado em Conference on Design of Circuits and Integrated Systems, 2005. Publicado VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. "Mapping Data Intensive Applications onto Reconfigurable Hardware/Software Architectures". Trabalho apresentado em Conference on Design of Circuits and Integrated Systems, 2003. Publicado VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. "DALI: A Methodology for the Co-Design of Dataflow Applications on Hardware/Software Architectures". Trabalho apresentado em Symposium on Integrated Circuits and Systems Design, 2003. Publicado Vestias, MP; Neto, HC. "DALI: A methodology for the co-design of dataflow applications on hardware/software architectures". 2003. 10.1109/SBCCI.2003.1232811 VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. "System-Level Co-Synthesis of Dataflow Dominated Applications on Reconfigurable Hardware/Software Architectures". Trabalho apresentado em IEEE International Conference on Rapid System Prototyping, 2002. Publicado Vestias, MP; Neto, HC. "System-level co-synthesis of dataflow dominated applications on reconfigurable hardware/software architectures". 2002. 10.1109/IWRSP.2002.1029748 VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. "CAMUS: A New Co-Design Methodology for Embedded Signal processing Systems". Trabalho apresentado em Conference on Design of Circuits and Integrated Systems, 2001. Publicado VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. "CAMUS: System-Level Synthesis of Data-Intensive Applications on Dynamically Reconfigurable Hardware/Software Architectures". Trabalho apresentado em Proceedings of MESC’2000 a special section of CONTROLO’2000, 2000. Publicado
Artigo em revista	Manuela Vieira; Gonçalo Galvão; Manuel A. Vieira; Mário Vestias; Paula Louro; Pedro Vieira. "Integrating Visible Light Communication and AI for Adaptive Traffic Management: A Focus on Reward Functions and Rerouting Coordination". Applied Sciences (2024): https://doi.org/10.3390/app15010116. 10.3390/app15010116 Manuela Vieira; Gonçalo Galvão; Manuel A. Vieira; Mário Véstias; Pedro Vieira; Paula Louro. "Integration of Visible Light Communication, Artificial Intelligence, and Rerouting Strategies for Enhanced Urban Traffic Management". Vehicles (2024): https://doi.org/10.3390/vehicles6040103. 10.3390/vehicles6040103 Manuela Vieira; Manuel Augusto Vieira; Gonçalo Galvão; Paula Louro; Mário Véstias; Pedro Vieira. "Enhancing Urban Intersection Efficiency: Utilizing Visible Light Communication and Learning-Driven Control for Improved Traffic Signal Performance". Vehicles (2024): https://doi.org/10.3390/vehicles6020031. 10.3390/vehicles6020031 Miguel Reis; Mário Véstias; Horácio Neto. "Designing Deep Learning Models on FPGA with Multiple Heterogeneous Engines". ACM Transactions on Reconfigurable Technology and Systems (2024): https://doi.org/10.1145/3615870. 10.1145/3615870 Manuel Augusto Vieira; Gonçalo Galvão; Manuela Vieira; Paula Louro; Mário Vestias; Pedro Vieira. "Enhancing Urban Intersection Efficiency: Visible Light Communication and Learning-Based Control for Traffic Signal Optimization and Vehicle Management". Symmetry (2024): https://doi.org/10.3390/sym16020240. 10.3390/sym16020240 Miguel Reis; VÉSTIAS, MÁRIO; Cláudio de Campos Neto, Horácio. Autor correspondente: VÉSTIAS, MÁRIO. "Designing Deep Learning Models on FPGA with Multiple Heterogeneous Engines". ACM Transactions on Reconfigurable Technology and Systems (2024): Publicado M. A. VIEIRA; G. GALVÃO; M. VIEIRA; M. VÉSTIAS; P. VIEIRA; P. LOURO. "Enhancing Traffic Management through Visible Light Communication-Driven Signaling and Cooperative Trajectories". Sensors & Transducers 263 4 (2023): 58-66. Publicado Maria Inês Frutuoso; Horácio C. Neto; Mário P. Véstias; Rui Policarpo Duarte. "Energy-Efficient and Real-Time Wearable for Wellbeing-Monitoring IoT System Based on SoC-FPGA". Algorithms (2023): https://doi.org/10.3390/a16030141. Publicado • 10.3390/a16030141 Pedro F. Durães; Mário P. Véstias. "Smart Embedded System for Skin Cancer Classification". Future Internet (2023): https://doi.org/10.3390/fi15020052. Publicado • 10.3390/fi15020052 André L. de Sousa; Mário P. Véstias; Horácio C. Neto. "Multi-Model Inference Accelerator for Binary Convolutional Neural Networks". Electronics (2022): https://doi.org/10.3390/electronics11233966. Publicado • 10.3390/electronics11233966 Véstias, Mário; Duarte, Rui P.; de Sousa, José T.; Neto, Horácio. "Efficient Design of Low Bitwidth Convolutional Neural Networks on FPGA with Optimized Dot Product Units". ACM Transactions on Reconfigurable Technology and Systems (2022): http://dx.doi.org/10.1145/3546182. Publicado • 10.1145/3546182 Cruz, Helena; Véstias, Mário; Monteiro, José; Neto, Horácio; Duarte, Rui Policarpo. "A Review of Synthetic-Aperture Radar Image Formation Algorithms and Implementations: A Computational Perspective". Remote Sensing 14 5 (2022): 1258. http://dx.doi.org/10.3390/rs14051258. Publicado • 10.3390/rs14051258 David Mota; Helena Cruz; Pedro R. Miranda; Rui Policarpo Duarte; Jose T. de Sousa; Horacio C. Neto; Mario P. Vestias. "Onboard Processing of Synthetic Aperture Radar Backprojection Algorithm in FPGA". IEEE Journal of Selected Topics in Applied Earth Observations and Remote Sensing (2022): 1-1. https://doi.org/10.1109/JSTARS.2022.3169828. Publicado • 10.1109/JSTARS.2022.3169828 D. Lopes, João; Véstias, Mário; Duarte, Rui Policarpo; Neto, Horácio C; De Sousa, Jose. "Coarse-grained reconfigurable computing with the versat architecture". (2021): http://hdl.handle.net/10400.21/13224. Publicado • 10.3390/electronics10060669 Roque, João, V.; Lopes, João D.; Véstias, Mário; De Sousa, Jose. "IOb-Cache: a high-performance configurable open-source cache". (2021): http://hdl.handle.net/10400.21/13814. Publicado • 10.3390/a14080218 Véstias, Mário; Neto, Horácio C. "Decimal multiplication in FPGA with a novel decimal adder/subtractor". (2021): http://hdl.handle.net/10400.21/13833. Publicado • 10.3390/a14070198 Miranda, Pedro R.; Pestana, Daniel; D. Lopes, João; Duarte, Rui Policarpo; Véstias, Mário; Neto, Horácio C; De Sousa, Jose. "Configurable hardware core for IoT object detection". (2021): http://hdl.handle.net/10400.21/13952. Publicado • 10.3390/fi13110280 Pestana, Daniel; Miranda, Pedro R.; Lopes, João D.; Duarte, Rui; Véstias, Mário; Neto, Horácio C; De Sousa, Jose. "A full featured configurable accelerator for object detection with YOLO". (2021): http://hdl.handle.net/10400.21/13689. Publicado • 10.1109/ACCESS.2021.3081818 Mário Véstias. "Efficient Design of Pruned Convolutional Neural Networks on FPGA". Journal of Signal Processing Systems (2020): https://doi.org/10.1007/s11265-020-01606-2. Publicado • 10.1007/s11265-020-01606-2 Véstias, Mário P.; Duarte, Rui P.; de Sousa, José T.; Neto, Horácio C.. "A fast and scalable architecture to run convolutional neural networks in low density FPGAs". Microprocessors and Microsystems 77 (2020): 103136. http://dx.doi.org/10.1016/j.micpro.2020.103136. Publicado • 10.1016/j.micpro.2020.103136 Mário P. Véstias; Rui Policarpo Duarte; José T. de Sousa; Horácio C. Neto. "Moving Deep Learning to the Edge". Algorithms 13 5 (2020): 125-125. https://doi.org/10.3390/a13050125. Publicado • 10.3390/a13050125 Mario P. Vestias; Rui P. Duarte; Jose T. De Sousa; Horacio C. Neto. "A Configurable Architecture for Running Hybrid Convolutional Neural Networks in Low-Density FPGAs". IEEE Access 8 (2020): 107229-107243. https://doi.org/10.1109/ACCESS.2020.3000444. Publicado • 10.1109/ACCESS.2020.3000444 Nascimento, Jose M. P.; Vestias, Mario P.; Martin, Gabriel. "Hyperspectral Compressive Sensing With a System-On-Chip FPGA". IEEE Journal of Selected Topics in Applied Earth Observations and Remote Sensing 13 (2020): 3701-3710. http://dx.doi.org/10.1109/jstars.2020.2996679. Publicado • 10.1109/jstars.2020.2996679 Vestias, Mario P.; Duarte, Rui P.; de Sousa, Jose T.; Neto, Horacio C.. "A fast and scalable architecture to run convolutional neural networks in low density FPGAs". Microprocessors and Microsystems (2020): https://publons.com/wos-op/publon/33055617/. Publicado • 10.1016/J.MICPRO.2020.103136 Véstias, Mário P.; Duarte, Rui Policarpo; de Sousa, José T.; Neto, Horácio C.. "Fast Convolutional Neural Networks in Low Density FPGAs Using Zero-Skipping and Weight Pruning". Electronics 8 11 (2019): 1321. http://dx.doi.org/10.3390/electronics8111321. Publicado • 10.3390/electronics8111321 Véstias, Mário P.. "A Survey of Convolutional Neural Networks on Edge with Reconfigurable Computing". Algorithms 12 8 (2019): 154. http://dx.doi.org/10.3390/a12080154. Publicado • 10.3390/a12080154 VÉSTIAS, MÁRIO; Horácio C. Neto. "Improving the Area of Fast Parallel Decimal Multipliers". Journal of Microprocessors and Microsystems (2018): Publicado Duarte, Rui Policarpo; Véstias, Mário; Carvalho, Carlos; Casaleiro, João. "Stochastic theater: stochastic datapath generation framework for fault-tolerant IoT sensors". i-ETC: ISEL Academic Journal of Electronics, Telecommunications and Computers 4 1 (2018): http://hdl.handle.net/10400.21/9244. Publicado Vestias, Mario; Duarte, Rui Policarpo; de Sousa, Jose T.; Neto, Horacio. "Lite-CNN: A High-Performance Architecture to Execute CNNs in Low Density FPGAs". 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL) (2018): https://publons.com/wos-op/publon/14574596/. 10.1109/FPL.2018.00075 Vestias, Mario; Neto, Horacio. "Improving the area of fast parallel decimal multipliers". Microprocessors and Microsystems (2018): https://publons.com/wos-op/publon/15592900/. 10.1016/J.MICPRO.2018.05.015 VÉSTIAS, MÁRIO; Horácio C. Neto. "Decimal Addition on FPGA based on a Mixed BCD/Excess-6 Representation". Journal of Microprocessors and Microsystems (2017): Publicado Neto, Horacio; Vestias, Mario. "Decimal addition on FPGA based on a mixed BCD/excess-6 representation". Microprocessors and Microsystems (2017): https://publons.com/wos-op/publon/8658590/. 10.1016/J.MICPRO.2017.10.004 VÉSTIAS, MÁRIO; José Nascimento. "System-on-chip field-programmable gate array design for onboard real-time hyperspectral unmixing". Journal of Applied Remote Sensing 10 1 (2016): Publicado Canilho, Jose; Vestias, Mario; Neto, Horacio. "Multi-Core for K-Means Clustering on FPGA". 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL) (2016): https://publons.com/wos-op/publon/8658589/. 10.1109/FPL.2016.7577313 Nascimento, Jose M. P.; Vestias, Mario. "System-on-chip field-programmable gate array design for onboard real-time hyperspectral unmixing". Journal of Applied Remote Sensing (2016): https://publons.com/wos-op/publon/8642020/. 10.1117/1.JRS.10.015004 VÉSTIAS, MÁRIO; Wilson José; Ana Silva; Horácio C. Neto. "Algorithm-Oriented Design of Efficient Many-Core Architectures applied to Dense Matrix Multiplication". Analog Integrated Circuits and Signal Processing 42 1 (2015): Publicado José, Wilson M.; Silva, Ana Rita; Véstias, Mário; Neto, Horácio. "Algorithm-oriented design of efficient many-core architectures applied to dense matrix multiplication". (2015): http://hdl.handle.net/10400.21/5739. 10.1007/s10470-014-0441-7 Duarte, Rui Policarpo; Vestias, Mario; Neto, Horacio. "Enhancing Stochastic Computations via Process Variation". 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL) (2015): https://publons.com/wos-op/publon/8658594/. 10.1109/FPL.2015.7293962 VÉSTIAS, MÁRIO; Ana Silva; Wilson José; Horácio C. Neto. "Using SystemC to Simulate a Many-Core Architecture". Procedia Technology (2014): Publicado Silva, Ana Rita; Jose, Wilson; Neto, Horacio; Vestias, Mario. "Modeling and Simulation of a Many-Core Architecture Using SystemC". Procedia Technology (2014): https://publons.com/wos-op/publon/54986315/. 10.1016/J.PROTCY.2014.10.222 Palhinha, Filipe; Pereira, Ricardo; Carona, Duarte; Serrador, Antonio; Vestias, Mario; Silva, Joao; Peres, Tiago; Silva, Pedro. "RF FRONT END RECEIVER FOR GPS/GALILEO L1/E1". Procedia Technology (2014): https://publons.com/wos-op/publon/31850102/. 10.1016/J.PROTCY.2014.10.186 Peres, T. R.; Silva, J. S.; Silva, P. F.; Carona, D.; Serrador, A.; Palhinha, F.; Pereira, R.; Vestias, M.. "MULTI-GNSS RECEIVER FOR AEROSPACE NAVIGATION AND POSITIONING APPLICATIONS". XXIII ISPRS Congress, Commission I (2014): https://publons.com/wos-op/publon/54986312/. 10.5194/ISPRSARCHIVES-XL-3-W1-87-2014 Silva, Jorge; Pinho, Pedro; Véstias, Mário. "DESIGN OF THE ALAMOUTI SCHEME FOR A MIMO RECEIVER AND ITS IMPLEMENTATION ON AN FPGA". (2013): http://journals.isel.pt/index.php/i-ETC/article/view/8. Jose, Wilson; Silva, Ana Rita; Neto, Horacio; Vestias, Mario. "ANALYSIS OF MATRIX MULTIPLICATION ON HIGH DENSITY VIRTEX-7 FPGA". 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL) (2013): https://publons.com/wos-op/publon/8658600/. 10.1109/FPL.2013.6645604 Silva, Victor; Fernandes, Jorge; Vestias, Mario; Neto, Horacio. "A RECONFIGURABLE COMPUTING ARCHITECTURE USING MAGNETIC TUNNELING JUNCTION MEMORIES". 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL) (2013): https://publons.com/wos-op/publon/8658601/. 10.1109/FPL.2013.6645616 Pinho, P.; Vestias, M.. "A High-Rate MIMO Receiver in an FPGA". IEEE Antennas and Propagation Society, AP-S International Symposium (Digest) (2012): http://www.scopus.com/inward/record.url?eid=2-s2.0-84870555407&partnerID=MN8TOARS. 10.1109/APS.2012.6348078 Vestias, Mario; Sarmento, Helena. "FPGA Implementation of IEEE 802.15.3c Receiver". IEEE TENTH INTERNATIONAL SYMPOSIUM ON CONSUMER ELECTRONICS, PROCEEDINGS (2012): https://publons.com/wos-op/publon/54986314/. Véstias, M.; Sarmento, H.. "FPGA implementation of IEEE 802.15.3c receiver". Digest of Technical Papers - IEEE International Conference on Consumer Electronics (2012): http://www.scopus.com/inward/record.url?eid=2-s2.0-84866481428&partnerID=MN8TOARS. 10.1109/ISCE.2012.6241728 Silva, V.; Vestias, M.P.; Neto, H.C.; Fernandes, J.R.. "Non-volatile memory circuits for FIMS and TAS writing techniques on magnetic tunnelling junctions". 2012 19th IEEE International Conference on Electronics, Circuits, and Systems, ICECS 2012 (2012): 809-812. http://www.scopus.com/inward/record.url?eid=2-s2.0-84874612585&partnerID=MN8TOARS. 10.1109/ICECS.2012.6463536 Véstias, M.; Sarmento, H.. "Tradeoffs in the design of sliding block Viterbi decoders for MB-OFDM UWB systems". IEEE International Conference on Consumer Electronics - Berlin, ICCE-Berlin (2012): 173-177. http://www.scopus.com/inward/record.url?eid=2-s2.0-84870814289&partnerID=MN8TOARS. 10.1109/ICCE-Berlin.2012.6336451 Véstias, M.; Santos, H.; Sarmento, H.. "A DCM demapper for MB-OFDM on FPGA". ICCE 2010 - 2010 Digest of Technical Papers International Conference on Consumer Electronics (2010): 125-126. http://www.scopus.com/inward/record.url?eid=2-s2.0-77950139430&partnerID=MN8TOARS. 10.1109/ICCE.2010.5418684 Véstias, M.P.; Neto, H.C.. "Parallel decimal multipliers using binary multipliers". 6th Southern Programmable Logic Conference, SPL 2010 - Proceedings (2010): 73-78. http://www.scopus.com/inward/record.url?eid=2-s2.0-77954442327&partnerID=MN8TOARS. 10.1109/SPL.2010.5483001 Silva, V.; Duarte, R.; Véstias, M.; Neto, H.. "Multiplier-based double precision floating point divider according to the IEEE-754 standard". Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 4943 LNCS (2008): 262-267. http://www.scopus.com/inward/record.url?eid=2-s2.0-51849166463&partnerID=MN8TOARS. 10.1007/978-3-540-78610-8_26 Véstias, M.P.; Neto, H.C.. "Area/performance improvement of NoC architectures". Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 3985 LNCS (2006): 193-198. http://www.scopus.com/inward/record.url?eid=2-s2.0-33748989517&partnerID=MN8TOARS. Vestias, Mario P.; Neto, Horacio C.. "Area/performance improvement of NoC architectures". Lecture Notes in Computer Science (2006): https://publons.com/wos-op/publon/8658607/. 10.1007/11802839_27
Artigo em revista (magazine)	VÉSTIAS, MÁRIO; João Cardoso. "Architectures and Compilers to Support Reconfigurable Computing", ACM Crossroads, 1999
Capítulo de livro	Mário Pereira Véstias. "Convolutional Neural Network". 2022. Publicado • 10.4018/978-1-6684-2408-7.ch077 Mário P. Véstias. "Deep Learning on Edge". In Challenges and Trends. 2022. Publicado • 10.4018/978-1-6684-5700-9.ch007 Mário Pereira Véstias. "Convolutional Neural Network". 12-26. {IGI, 2021. Publicado • 10.4018/978-1-7998-3479-3.ch002 Mário Pereira Véstias. "High-Speed Viterbi Decoder". 245-256. {IGI, 2021. Publicado • 10.4018/978-1-7998-3479-3.ch019 Mário Pereira Véstias. "Field-Programmable Gate Array". 257-270. {IGI, 2021. Publicado • 10.4018/978-1-7998-3479-3.ch020 Véstias, Mário P.. "Deep Learning on Edge". In Advances in Computational Intelligence and Robotics, 23-42. IGI Global, 2020. Publicado • 10.4018/978-1-7998-2112-0.ch002 Mário, Valter; Lopes, João D.; Véstias, Mário; de Sousa, José T.. "Implementing CNNs Using a Linear Array of Full Mesh CGRAs". In Applied Reconfigurable Computing. Architectures, Tools, and Applications, 288-297. Springer International Publishing, 2020. Publicado • 10.1007/978-3-030-44534-8_22 Véstias, Mário. "Processing Systems for Deep Learning Inference on Edge Devices". In Convergence of Artificial Intelligence and the Internet of Things, 213-240. Springer International Publishing, 2020. 10.1007/978-3-030-44907-0_9 Gonçalves, Ana; Peres, Tiago; Véstias, Mário. "Exploring Data Size to Run Convolutional Neural Networks in Low Density FPGAs". In Lecture Notes in Computer Science, 387-401. Springer International Publishing, 2019. Publicado • 10.1007/978-3-030-17227-5_27 VÉSTIAS, MÁRIO. "Viterbi Decoder in Hardware". In Advanced Methodologies and Technologies in Network Architecture, Mobile Computing, and Data Analytics. IGIGlobal, 2019. Publicado VÉSTIAS, MÁRIO. "High-Performance Reconfigurable Computing". In Advanced Methodologies and Technologies in Network Architecture, Mobile Computing, and Data Analytics. IGIGlobal, 2019. Publicado Mário Pereira Vestias. "Decimal Hardware Multiplier". 722-736. {IGI, 2019. Publicado • 10.4018/978-1-5225-7368-5.ch054 Mário Pereira Vestias. "Adaptive Networks for On-Chip Communication". 655-666. {IGI, 2019. Publicado • 10.4018/978-1-5225-7368-5.ch049 Mário Pereira Vestias. "High-Performance Reconfigurable Computing". 731-744. {IGI, 2019. 10.4018/978-1-5225-7598-6.ch053 Mário Pereira Véstias. "Viterbi Decoder in Hardware". 1138-1152. {IGI, 2019. 10.4018/978-1-5225-7598-6.ch084 Mário Pereira Véstias. "Viterbi Decoder in Hardware". 6307-6318. {IGI, 2018. Publicado • 10.4018/978-1-5225-2255-3.ch549 Mário Pereira Vestias. "High-Performance Reconfigurable Computing". 4018-4029. {IGI, 2018. 10.4018/978-1-5225-2255-3.ch348 Mário Pereira Vestias. "Decimal Hardware Multiplier". 4607-4618. {IGI, 2018. Publicado • 10.4018/978-1-5225-2255-3.ch400 Mário Pereira Vestias. "Adaptive Networks for On-Chip Communication". 4549-4559. {IGI, 2018. Publicado • 10.4018/978-1-5225-2255-3.ch395 VÉSTIAS, MÁRIO. "Adaptive Networks for on-Chip Communication". In Encyclopedia of Information Science and Technology. 2017. VÉSTIAS, MÁRIO. "Decimal Multiplication". In Encyclopedia of Information Science and Technology,. IGIGlobal, 2014. Publicado VÉSTIAS, MÁRIO. "Adaptive Networks-on-Chip". In Encyclopedia of Information Science and Technology. IGIGlobal, 2014. Publicado VÉSTIAS, MÁRIO. "High-Performance Reconfigurable Computing: Granularity". In Encyclopedia of Information Science and Technology. IGIGlobal, 2014. Publicado VÉSTIAS, MÁRIO; Horácio C. Neto. "Decimal Division using the Newton-Raphson Method and Radix-1000 Arithmetic". In Embedded Systems Design with FPGAs. Springer, 2013. Publicado VÉSTIAS, MÁRIO; Horário C. Neto. "Dynamically Reconfigurable Networks-on-Chip using Runtime Adaptive Routers". In Dynamic Reconfigurable Network-on-Chip Design: Innovations for Computational Processing and Communication. IGI Global, 2010.
Livro	Redes Cisco para Profissionais. Lisboa, Portugal: FCA – Editora de Informática. 2016. Publicado Redes Cisco para Profissionais. Lisboa, Portugal: FCA – Editora de Informática. 2009. Publicado Redes Cisco para Profissionais. Lisboa, Portugal: FCA – Editora de Informática. 2006. Publicado
Tese / Dissertação	Mota, David José Queirós Mesquita Mourato. "LITESAR – Sistema de análise de imagens SAR em tempo-real". Mestrado, 2021. http://hdl.handle.net/10400.21/14326. Khanpour, Hamid. "MPLS layer 3 VPN". Mestrado, 2018. http://hdl.handle.net/10400.21/8848. Almeida, Jaime Francisco Saraiva de. "Algoritmos de estimação da direção de chegada de sinal". Mestrado, 2015. http://hdl.handle.net/10400.21/6007. Rodrigues, Tiago Augusto Nunes. "JPEG decoder implementation on FPGA using dynamic partial reconfiguration". Mestrado, 2015. http://hdl.handle.net/10400.21/5375. Rosário, João Pedro José do. "Implementação em hardware reconfigurável de método de separação de dados hiperespetrais". Mestrado, 2014. http://hdl.handle.net/10400.21/4194. Mália, Wilson Alexandre Borges. "Many-core approach to 2D-DCT calculation using an FPGA". Mestrado, 2014. http://hdl.handle.net/10400.21/4345. Pereira, Ricardo Joel Martins. "Sistema de multiprocessamento para simulação de N-corpos em FPGA". Mestrado, 2013. http://hdl.handle.net/10400.21/3366. Ponte, Pedro Guilherme Amaral da. "Projecto de uma câmara em rede em FPGA". Mestrado, 2013. http://hdl.handle.net/10400.21/3297. Silva, Jorge Tiago Pereira Mogas da. "Receptor MIMO em FPGA baseado no esquema de Alamouti". Mestrado, 2011. http://hdl.handle.net/10400.21/1195.

Outros

Outra produção

Actas das VII Jornadas sobre Sistemas Reconfiguráveis. 2011. Mário Véstias; João Canas Ferreira. http://repositorio.inesctec.pt/handle/123456789/3226.

Atividades

Orientação

	Título / Tema Papel desempenhado	Curso (Tipo) Instituição / Organização
2024/10 - Atual	Embedded System for Aerial Image Segmentation with Transformers Orientador
2024/10 - Atual	Embedded System for Onboard Object Detection in Hyperspectral Images Orientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2024/10 - Atual	Inteligência Artificial e Comunicação por Luz Visível para Otimização do Tráfego Multimodal Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/10 - Atual	Inteligência Artificial e Comunicação por Luz Visível para Otimização do Tráfego Urbano Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/10 - Atual	Orientação de veículos autónomos através de VLC (Visible Light Communication) Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/10 - Atual	Smart Objected Detector System for Visually Impaired Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/10 - Atual	SAR image classification from raw echo data Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/10 - Atual	Animal sound monitor with deep learning Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/10 - Atual	Semantic Segmentation of Medical Images for Fast Diagnosis Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/10 - Atual	Learning on-device for Autonomous Game Playing Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/09 - Atual	Artificial Intelligence and Visible Light Communication for Optimizing Urban Traffic Coorientador	Universidade NOVA de Lisboa Faculdade de Ciências e Tecnologia, Portugal
2024/01 - Atual	Object Detection from Synthetic Aperture Radar in FPGA Coorientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2023/06 - Atual	YOLO-based Object Detector for Traffic Signs using Vitis-AI Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2022/01/05 - Atual	Compiling Algorithms to Coarse-Grain Reconfigurable Architectures Coorientador	Ciências de Engenharia (Doutoramento) Universidade de Lisboa Instituto Superior Técnico, Portugal
2010/09/29 - Atual	Analisador Espectral em FPGA Orientador	Engenharia de Sistemas das Telecomunicações e Electrónica (Licenciatura/Bacharelato) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2024/02 - 2024/10	Autonomous Learning System with Reinforcement Learning on FPGA Orientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2023/06 - 2024/09	Real-Time Bird Audio Detection using AI on FPGAs Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2023/09/01 - 2024/05	FPGA Implementation of a CNN for Oriented Object Detection in Aerial Images Orientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2023/09 - 2024/05	FPGA Design of Mixed-Precision Convolutional Neural Networks Orientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2023/09 - 2024/05	Incremental Inference Object Detector for Aerial Images on FPGA Orientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2022 - 2023	Hyperspectral Image Classification on FPGA with Convolutional Neural Network Coorientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2022 - 2023	Urban Object Detection using Convolutional Neural Networks on FPGAs Coorientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2022 - 2023	Lidar-based 3D Object Detection in FPGA Coorientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2021 - 2022	Hardware Acceleration of CNN-Based Image Segmentation for Fire Detection Coorientador	Universidade de Lisboa Instituto Superior Técnico, Portugal
2021 - 2022	Intelligent traffic control system for connected vehicles using VLC Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2021 - 2022	Intelligent Health Device based on Deep Learning Orientador	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2020/09/28 - 2021/07/14	SoC-FPGA MobileNets for Embedded Vision Applications Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Mestrado) Universidade de Lisboa Instituto Superior Técnico, Portugal
2020/09/06 - 2021/07/10	SoC-FPGA Binary Convolutional Neural Networks Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Mestrado) Universidade de Lisboa Instituto Superior Técnico, Portugal
2021 - 2021	Software/hardware architectures for implementing Natural Language Processing (NLP) applications Orientador	Engenharia Electrotécnica e de Computadores (Doutoramento) Universidade de Lisboa Instituto Superior Técnico, Portugal
2021 - 2021	LITESAR - Sistema de Análise de Imagens SAR em Tempo-Real Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2019 - 2019	Otimização de Redes Neuronais Convolucionais em FPGA com Redução do Tamanho dos Operandos Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2019 - 2019	Otimização de Redes Neuronais Convolucionais em FPGA utilizando Técnicas de Compressão Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2017/09/30 - 2018/07/20	Implementação de filtros de imagem em FPGA usando ferramentas de síntese de alto nível Orientador	Engenharia Electrónica e de Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2017/09/30 - 2018/07/08	Monitoring system for Fitness Health Orientador	Engenharia de Eletrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2018 - 2018	MPLS Layer 3 VPN Hamid Khanpour Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2015 - 2015	Avaliação do desempenho de uma tracking antena em GSM-R Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2015 - 2015	JPEG Decoder implementation on FPGA using Dynamic Partial Reconfiguration Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2014 - 2014	Many-Core Approach to 2D-DCT Calculation Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2014 - 2014	Implementação em hardware reconfigurável de método de separação de dados hiperespetrais Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2013 - 2013	Sistema de Multiprocessamento para Simulação de N-corpos em FPGA Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2013 - 2013	Projeto de uma Câmara em Rede em FPGA Orientador	Engenharia de Electrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2010/09/30 - 2011/10/30	Projecto de um Receptor MIMO baseado em FPGA Orientador	Engenharia de Sistemas das Telecomunicações e Electrónica (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2010/09/29 - 2011/10/30	Analisador de Tráfego Ethernet em FPGA Orientador	Engenharia de Sistemas das Telecomunicações e Electrónica (Licenciatura/Bacharelato) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2011 - 2011	Using reconfigurable computing to improve the performance of massively parallel processing architectures Orientador	Engenharia Electrotécnica e de Computadores (Doutoramento) Universidade NOVA de Lisboa Faculdade de Ciências e Tecnologia, Portugal
2009/09/29 - 2010/07/30	Monitorização da central das ondas do Pico Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Mestrado) Universidade de Lisboa Instituto Superior Técnico, Portugal
2009/09/29 - 2010/07/27	Visualizador de Consumo de Energia com Comunicação PLC / ZigBee Orientador	Engenharia de Sistemas das Telecomunicações e Electrónica (Licenciatura/Bacharelato) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2008/09/30 - 2009/10/30	Interruptor programável sem Fios Orientador	Engenharia de Eletrónica e Telecomunicações (Licenciatura/Bacharelato) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2008/09/30 - 2009/09/30	Projecto de um Divisor Decimal em FPGA Orientador	Engenharia de Eletrónica e Telecomunicações (Mestrado) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2008/09/30 - 2009/07/30	Medidor de Custos de Energia sem Fios Orientador	Engenharia de Sistemas das Telecomunicações e Electrónica (Licenciatura/Bacharelato) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2008/09/30 - 2009/07/30	Receptor DVB-T com interface HDMI Orientador	Engenharia de Sistemas das Telecomunicações e Electrónica (Licenciatura/Bacharelato) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2008/09/28 - 2009/07/19	Sistema Reconfigurável para Processamento de Imagens Orientador	Engenharia de Eletrónica e Telecomunicações (Licenciatura/Bacharelato) Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2008/09/20 - 2009/07/15	Emulador de um Modelo do Canal de Sistemas UWB Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Mestrado) Universidade de Lisboa Instituto Superior Técnico, Portugal
2007/09/15 - 2008/06/15	Reconfigurable Hardware for Scientific Computing Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Mestrado) Universidade de Lisboa Instituto Superior Técnico, Portugal
2006/09/15 - 2007/09/15	Câmara em Rede com Tecnologia FPGA Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Mestrado) Universidade de Lisboa Instituto Superior Técnico, Portugal
2004/09/15 - 2005/07/20	Projecto e implementação do processo de encaminhamento de um router em FPGA Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Licenciatura/Bacharelato) Universidade de Lisboa Instituto Superior Técnico, Portugal
2004/09/15 - 2005/07/15	Aceleração de VOIP com hardware reconfigurável Coorientador	Ciências de Engenharia - Engenharia Electrotécnica e de Computadores (Licenciatura/Bacharelato) Universidade de Lisboa Instituto Superior Técnico, Portugal
2003 - 2004/09/22	Ferramentas eRH de apoio à Gestão de Recursos Humanos Orientador	Engenharia e Tecnologias Informáticas (Licenciatura/Bacharelato) Universidade Autónoma de Lisboa, Portugal
2003/09/22 - 2004/07/04	Acesso Web a uma base de dados de uma biblioteca Orientador	Engenharia e Tecnologias Informáticas (Licenciatura/Bacharelato) Universidade Autónoma de Lisboa, Portugal